2015年4月21日 中國(guo)上(shang)海---專注于系統級封(feng)裝與集(ji)成(cheng)先(xian)導(dao)技術(shu)研(yan)發與產業化的華進半導(dao)體封(feng)裝先(xian)導(dao)技術(shu)研(yan)發中心有限公司（以下簡稱“華進(jin)”）與(yu)ASIC設計及一站式服務供(gong)應(ying)商燦芯半導體(ti)(ti)（上海）有限公(gong)司（以下(xia)簡稱“燦芯半導體(ti)”），正式簽署(shu)SoC及(ji)SiP技術合作協(xie)議。雙方將(jiang)在高性能倒裝芯(xin)片球柵格陣(zhen)列(lie)(Flip Chip Ball Grid Array,FCBGA)和高密度三維系統級封裝（3D-SiP,包括(kuo)TSV）等(deng)(deng)創新型系統級(ji)封裝解決方案展開全(quan)面合(he)(he)作，旨在通(tong)過(guo)芯片(pian)設計(ji)、封裝設計(ji)與仿真(zhen)、先進工(gong)藝(yi)開發等(deng)(deng)方面的緊(jin)密結合(he)(he)，以及IC與封裝的系統協同設計和整體(ti)優化，為終端客戶實現(xian)最(zui)具競爭力的產品，實現(xian)多方共贏(ying)。

燦芯(xin)半(ban)導體(ti)總裁兼(jian)首席執行官(guan)職春星博士表示，隨著(zhu)近年集成電路產(chan)業(ye)的高速發展，燦芯(xin)半(ban)導體(ti)需要為(wei)客戶提(ti)供性能更(geng)高、速度更(geng)快的芯(xin)片，除(chu)了燦芯(xin)半(ban)導體(ti)本身在高端制程工藝上的設計(ji)經驗(yan)外，同(tong)樣(yang)需要和華進這樣(yang)的先進技術研(yan)發中心合作，為(wei)客戶提(ti)供SERDES，PCIE等高速封裝(zhuang)設(she)計和(he)采用TSV技術的2.5D/3D系(xi)統級封裝方案。為滿足(zu)系(xi)統公(gong)司(si)及設計公(gong)司(si)的需(xu)求(qiu)，中國供應鏈(lian)與(yu)國際半(ban)導體(ti)產業(ye)聯系(xi)日(ri)益(yi)緊密，華進與(yu)燦芯半(ban)導體(ti)這(zhe)種聯合研發(fa)模式是(shi)大勢所趨。

華(hua)進CEO上(shang)官東愷博士表示(shi)，我們擁有一條完整的(de)12吋（兼容8吋）TSV工(gong)藝和WLP工藝(yi)研發(fa)和(he)中試(shi)線，可提供(gong)從系(xi)統封裝設(she)計仿真(zhen)、工藝(yi)開發(fa)，到快速打樣、試(shi)產和(he)測(ce)試(shi)、量產轉移的一條龍服務。“后(hou)摩爾時代(dai)”的(de)到來對半導體(ti)封裝(zhuang)技(ji)術提出(chu)了更高的(de)要求，我們需要聯合(he)像燦(can)芯半導體(ti)這(zhe)樣(yang)的(de)技(ji)術領先(xian)的(de)IC設計公司，通(tong)過產業(ye)軍民融合(he)，成就終端客戶，推動封測(ce)產業(ye)的技術(shu)升級。