系統解決(jue)方案

Brite 16Gbps PCIe PHY和控制器解決(jue)方案提供(gong)了(le)高(gao)效的(de)(de)(de)(de)互連(lian),在PPA方面具有明顯的(de)(de)(de)(de)優勢。該系統(tong)可以(yi)支持(chi)短距(ju)離或長距(ju)離通(tong)(tong)道，以(yi)滿足(zu)大量的(de)(de)(de)(de)應(ying)用(yong)場景。除(chu)了(le)具有高(gao)線速的(de)(de)(de)(de)PHY的(de)(de)(de)(de)高(gao)性能外，低(di)延遲(chi)也是(shi)Brite 16 Gbps PCIe PHY的(de)(de)(de)(de)一個關鍵特征。該PHY支持(chi)2.5Gbps至16Gbps的(de)(de)(de)(de)數據速率，可以(yi)覆蓋PCIe Gen4.0/3.0/2.0/1.0。 共用(yong)的(de)(de)(de)(de)LC-PLL時鐘生成器可以(yi)為多達8個數據通(tong)(tong)道提供(gong)高(gao)速時鐘，數據通(tong)(tong)道的(de)(de)(de)(de)數量可以(yi)進(jin)行靈活的(de)(de)(de)(de)宏觀配置，例如1x、2x、4x、8x。PCIe PHY的(de)(de)(de)(de)頂層框圖見圖1。

Brite PCIe控制(zhi)器到(dao)AXI架(jia)構如(ru)圖2所(suo)示。它在PCI Express和最新版本(ben)的(de)(de)AXI協議之間提供了(le)一個高性能、易于使用(yong)的(de)(de)互連解(jie)決方案。它繼承了(le)領先的(de)(de)架(jia)構，具有內置DMA的(de)(de)AXI用(yong)戶界(jie)面，符合AMBA® AXI3和AXI4規范。

圖(tu)1  Brite PCIE PHY框圖

圖2 :    PCIE 控(kong)制(zhi)器 到 AXI 架構

控制器特性:

• x1, x2, x4, x8, x16 PCI Express核(he)心(xin)

• 支持每通道(dao)2.5、5.0、8.0和16.0的鏈接(jie)速率

• 8位(wei)、16位(wei)、32位(wei)、64位(wei)和128位(wei)PIPE接(jie)口

• 符合PCI Express的PHY接口（PIPE），符合修訂版4.4.1

• 符合PCI Express®基礎規范(fan)修(xiu)訂版4.0 v1.0

• 4 KByte最(zui)大有效載荷

• 1個(ge)虛擬通道(dao)(VC)

• 支持通道反轉

• 集成(cheng)時(shi)鐘域交(jiao)叉（CDC），支持用戶選擇的橋接頻率

• 可選(xuan)的AXI4-Lite從屬接口用于網橋配(pei)置

• 用于外部(bu)寄存(cun)器(qi)配置的可(ke)選AXI4-Lite主接(jie)口(kou)

PHY特性:

• 金屬堆(dui)棧1P9M，及以上

• 1.5字時鐘的恒定延遲

• 最大 35db 插入損(sun)耗支持

• 靈活的宏配置

• 單(dan)個CMU最大支持x8

• 支持所有主要校準和自適(shi)應(ying)過程的自適(shi)應(ying)，以獲得穩(wen)定的性能

• 支持對(dui)所(suo)有(you)自動(dong)適(shi)應過程的軟件控制和(he)重寫

• 支(zhi)持共(gong)用(yong)參考(kao)(kao)時鐘和(he)無(wu)SSC（SRNS）的(de)獨(du)立參考(kao)(kao)時鐘

• 支持SSC

• 獨(du)立參考(kao)時鐘模式的最大+/-300ppm頻(pin)率偏移(yi)

• 用于RX性(xing)能(neng)和(he)TX-to-RX回(hui)路(lu)性(xing)能(neng)的(de)片上眼(yan)圖監測邏輯

• 支持鏈接EQ訓練的DIR模式（PIPE）

- 實現了RX眼圖監控

• 完全符合PCIE Express Base 4.0，PCI Express Base 3.1/2.1/1.1電氣規范

• 符合(he)PIPE修訂(ding)版4.4.1

• 不同的回路模式：近端(duan)串(chuan)聯，遠(yuan)端(duan)并聯