;                

  系統解(jie)決方案(an)

Brite 16Gbps PCIe PHY和控(kong)制器(qi)解(jie)決(jue)方案提供(gong)了(le)高效(xiao)的(de)(de)(de)互連,在PPA方面(mian)具有明顯的(de)(de)(de)優勢。該(gai)(gai)系(xi)統可(ke)以支持短距(ju)離或長(chang)距(ju)離通道(dao)，以滿足大(da)量的(de)(de)(de)應用場景。除(chu)了(le)具有高線速的(de)(de)(de)PHY的(de)(de)(de)高性能外，低延遲也是Brite 16 Gbps PCIe PHY的(de)(de)(de)一個(ge)關鍵特征。該(gai)(gai)PHY支持2.5Gbps至(zhi)16Gbps的(de)(de)(de)數據(ju)速率(lv)，可(ke)以覆蓋PCIe Gen4.0/3.0/2.0/1.0。 共用的(de)(de)(de)LC-PLL時鐘生成器(qi)可(ke)以為多達8個(ge)數據(ju)通道(dao)提供(gong)高速時鐘，數據(ju)通道(dao)的(de)(de)(de)數量可(ke)以進(jin)行(xing)靈活的(de)(de)(de)宏觀配(pei)置，例如1x、2x、4x、8x。PCIe PHY的(de)(de)(de)頂(ding)層框(kuang)圖(tu)見圖(tu)1。

Brite PCIe控(kong)制器到AXI架(jia)構如圖(tu)2所示(shi)。它(ta)(ta)在PCI Express和(he)(he)最新版本的(de)AXI協(xie)議之間提(ti)供了(le)一個高性能、易(yi)于使(shi)用(yong)的(de)互連解決方案(an)。它(ta)(ta)繼承(cheng)了(le)領(ling)先的(de)架(jia)構，具(ju)有(you)內置DMA的(de)AXI用(yong)戶界面，符合AMBA® AXI3和(he)(he)AXI4規范。

圖1  Brite PCIE PHY框圖

圖2 :    PCIE 控制器 到 AXI 架構(gou)

控制器特性:

• x1, x2, x4, x8, x16 PCI Express核心

• 支持每通道2.5、5.0、8.0和16.0的鏈接速率(lv)

• 8位(wei)、16位(wei)、32位(wei)、64位(wei)和128位(wei)PIPE接(jie)口

• 符(fu)合PCI Express的PHY接口（PIPE），符(fu)合修訂版4.4.1

• 符合PCI Express®基礎(chu)規范修訂版4.0 v1.0

• 4 KByte最大有效載(zai)荷

• 1個虛擬(ni)通(tong)道(dao)(VC)

• 支持通道反轉

• 集成時鐘域(yu)交(jiao)叉（CDC），支(zhi)持(chi)用戶(hu)選擇的(de)橋接(jie)頻率

• 可(ke)選的(de)AXI4-Lite從(cong)屬接口用(yong)于網橋(qiao)配置

• 用于(yu)外部(bu)寄存(cun)器配(pei)置的可選AXI4-Lite主接口

PHY特性:

• 金屬堆棧1P9M，及以上(shang)

• 1.5字時鐘的恒定延遲

• 最大 35db 插入損耗支持

• 靈活的宏配置

• 單個(ge)CMU最大支持x8

• 支持所有主(zhu)要校準和自適應過程的(de)自適應，以獲得穩定的(de)性能

• 支持對(dui)所有自動適應過程(cheng)的(de)軟件(jian)控制和重寫

• 支持共用(yong)參考時鐘(zhong)和無(wu)SSC（SRNS）的獨(du)立參考時鐘(zhong)

• 支持SSC

• 獨立參考時(shi)鐘模式的最大+/-300ppm頻(pin)率(lv)偏(pian)移

• 用于(yu)RX性能和TX-to-RX回路(lu)性能的片上眼圖監測邏輯

• 支持鏈接EQ訓練的DIR模式（PIPE）

- 實現了RX眼圖監控

• 完全符合PCIE Express Base 4.0，PCI Express Base 3.1/2.1/1.1電氣(qi)規范

• 符合PIPE修(xiu)訂版4.4.1

• 不同(tong)的回路(lu)模式(shi)：近端串聯，遠端并(bing)聯