混合信號設計(ji)

數字信號和模擬信號之間的相互轉換：ADC/DAC IP以及相關SoC系統應用
模擬設計方法和數字設計方法的整合：Interface/clock IP以及相關SoC系統應用
數字模塊(kuai)與模擬(ni)模塊(kuai)性(xing)能的(de)整合：對信號精度(du)、噪聲、功耗敏感的(de)SoC系(xi)統應用

燦芯半導體作(zuo)為(wei)成熟(shu)(shu)IP以(yi)及 ASIC設(she)計(ji)服務(wu)供應(ying)商，具(ju)有十多年的(de)(de)(de)(de)數模(mo)混合信(xin)(xin)號(hao)技術經驗積累。在國內(nei)領先(xian)foundry廠的(de)(de)(de)(de)工藝節點上，可以(yi)提(ti)供經過硅驗證(zheng)或(huo)客戶(hu)量產(chan)驗證(zheng)的(de)(de)(de)(de)成熟(shu)(shu)混合信(xin)(xin)號(hao)IP，例(li)如各(ge)類型(xing)號(hao)的(de)(de)(de)(de)ADC/DAC IP。同時(shi)，在高速接口IP設(she)計(ji)方面(mian)也有著多年的(de)(de)(de)(de)沉淀，在國內(nei)領先(xian)foundry廠各(ge)工藝節點上的(de)(de)(de)(de)DDR IP，先(xian)進工藝節點上的(de)(de)(de)(de)MIPI、SerDes、PCIe IP等(deng)等(deng)。在高速接口應(ying)用中， 可提(ti)供針對(dui)Brite 接口類IP的(de)(de)(de)(de)信(xin)(xin)號(hao)完(wan)整性和(he)(he)功率完(wan)整性仿真(zhen)服務(wu)，幫助(zhu)客戶(hu)確認(ren)找(zhao)到性能成本和(he)(he)產(chan)品上市時(shi)間(jian)之間(jian)的(de)(de)(de)(de)平衡點。 

此外(wai)，針對(dui)SoC芯(xin)片設(she)計(ji)(ji)中(zhong)對(dui)于精度提升、噪聲(sheng)抑制以及(ji)功耗控制等方面(mian)，燦芯(xin)在大量的(de)ASIC芯(xin)片的(de)設(she)計(ji)(ji)服務(wu)過(guo)程中(zhong)，無論是(shi)數(shu)字算法輔助還是(shi)物(wu)理布局(ju)等方面(mian)均積累了豐富(fu)的(de)設(she)計(ji)(ji)經驗。

混合信號的相關應用