評估封裝(zhuang)(zhuang)可行性，為產品設(she)(she)計提(ti)供有競爭(zheng)力的封裝(zhuang)(zhuang)方案，從(cong)封裝(zhuang)(zhuang)設(she)(she)計角度優化die pad設(she)(she)計和(he)ball map設(she)(she)計；

參與完(wan)成芯片產(chan)品(pin)的封裝設計工(gong)作，包括(kuo)封裝選型(xing)、打線圖設計、基(ji)板(ban)設計、外形(xing)設計等；

協同封(feng)裝(zhuang)廠和(he)(he)基(ji)板廠供應(ying)商，從設(she)計角度解決封(feng)裝(zhuang)工藝和(he)(he)基(ji)板制造上(shang)的問(wen)題；

了解封裝工藝和基板(ban)制造工藝，基板(ban)廠和封裝廠選型。

根據設計(ji)文檔或需求(qiu)說(shuo)明完成代碼(ma)編寫、調試、測試和維護；

解決(jue)開發(fa)中的(de)技術(shu)問題，參與(yu)完(wan)成Linux內(nei)核(he)移植及內(nei)核(he)程序的(de)編(bian)寫；

常用總線和相關(guan)接口通訊設(she)計(ji)，熟(shu)悉I2C/SPI/NAND/USB/DDR/MIPI等協(xie)議；

對ARM處(chu)理(li)(li)器和DSP處(chu)理(li)(li)器有(you)深刻的理(li)(li)解；

完成(cheng)說明書(shu)、調試文件等(deng)技(ji)術資(zi)料的(de)編寫。

參與完成芯片的(de)物理實現，包(bao)括(kuo)平(ping)面圖、電源計劃、布(bu)局布(bu)線、CTS；

參與完成整芯片和模塊(kuai)的(de)定時簽核(he)和物(wu)理驗(yan)證；

與前端團隊(dui)和DFT團隊(dui)密(mi)切合作完成具有挑戰性的設計。

參與完成大(da)規模SoC的DFT設計，包(bao)括STUCK-AT,AT-SPEED,JTAG,MBIST以及(ji)IP的DFT插入；

參與完成ATE測試TEST PATTERN的生成、仿真(zhen)和(he)DEBUG；

參與完成后(hou)端設計過程中與測試相關邏輯的(de)時(shi)序收斂；

參(can)與完成維(wei)護WT/FT使(shi)用的(de)測試(shi)向(xiang)量。

參與(yu)完成數字前(qian)端設(she)(she)計和驗(yan)(yan)證(zheng)，參與(yu)完成進(jin)行(xing)RTL代碼編寫、仿真驗(yan)(yan)證(zheng)、綜合、時序分析(xi)、可測性(xing)設(she)(she)計；

參與完成芯(xin)片項目中數字前(qian)端設(she)計(ji)開發工作，包括RTL設(she)計(ji)驗證、形式驗證、RTL綜(zong)合、時序驗證等工作，實現芯(xin)片功能、性能要求；

熟練使用(yong)數字IC設計的EDA工(gong)具，包(bao)括仿真、綜(zong)合、時(shi)序分(fen)析等；

配(pei)合(he)后端工程(cheng)師完成布局(ju)布線，指導設計測試(shi)方案，并(bing)協助對芯片(pian)(pian)樣片(pian)(pian)進行測試(shi)評(ping)估，參(can)與完成相(xiang)關技術文檔編寫。

微(wei)電(dian)子、電(dian)子及相(xiang)關(guan)專業(ye)，熟悉VERILOG、SYSTEM-VERILOG;

了解前端開發流程(cheng)，有(you)相(xiang)關項目實習經驗更(geng)佳；

掌握腳本語言(PYTHON、PERL、TCL)更佳。

參與(yu)完(wan)成IO和(he)ESD設計(ji)；

參與完(wan)成電路設(she)計(ji)與驗證、DK生成和測(ce)試計(ji)劃；

協助版(ban)圖工程(cheng)師完成物理實現，協助FAE解決客戶(hu)的應(ying)用問題。

各種工藝(yi)節(jie)點(dian)的高速(su)(su)和(he)超高速(su)(su)電(dian)路開發設(she)(she)計，主要包括：模(mo)塊級建模(mo)和(he)驗證，電(dian)路設(she)(she)計級仿(fang)真(zhen)驗證，數模(mo)混合仿(fang)真(zhen)驗證，回片(pian)調試驗證，設(she)(she)計文檔(dang)等(deng)；

具(ju)備(bei)一定的模擬電(dian)路基(ji)礎；

有以下相關經驗優先：高(gao)速時(shi)(shi)鐘設計(ji)(ji)、時(shi)(shi)鐘和(he)數(shu)據恢(hui)復電路設計(ji)(ji)、高(gao)速模擬前端設計(ji)(ji)、高(gao)速驅(qu)動器設計(ji)(ji)、自適應算法設計(ji)(ji)、DFE設計(ji)(ji)、全(quan)定制高(gao)速數(shu)字電路設計(ji)(ji)、高(gao)速ADC/DAC設計(ji)(ji)經驗等；

系統(tong)學習過(guo)《模擬CMOS集成電路(lu)設計》及有相關項目經(jing)驗(yan)的優先(xian)；

要求微電子、電路系統相關(guan)專(zhuan)業碩(shuo)士(shi)及以上學歷。

參與模擬IP(ADC/DAC,LDO/DCDC,POR,BOR,IO等)的開發(fa)與實現；

參(can)與(yu)完成模(mo)擬(ni)電路微結構的設計、實(shi)現以及驗證；

與 Layout 工程師合作實現物(wu)理設計；

協助芯(xin)(xin)片(pian)的模塊級和系統級驗(yan)證，參與芯(xin)(xin)片(pian)的 BRING UP 和實驗(yan)室(shi)測(ce)試；

系統學習過《模擬(ni)CMOS集成電(dian)路(lu)設(she)計》及(ji)有相關項目經驗的(de)優先(xian)；

要求相關專業碩(shuo)士及以上學歷。