2025年8月14日，一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平臺的PCIe 4.0 PHY IP。該PHY IP符合PCIe 4.0規范的要求，支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的數據傳輸速率，全面覆蓋PCIe Gen4.0/3.0/2.0/1.0標準，并兼(jian)容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其(qi)他協(xie)議。憑借其(qi)優越的性(xing)能(neng)(neng)和低功耗(hao)特(te)性(xing)，該PCIe 4.0 IP可廣泛應(ying)用(yong)于(yu)基于(yu)RISC-V內核的芯片定制、人工智能(neng)(neng)與機器(qi)學習(xi)、高性(xing)能(neng)(neng)計(ji)算(suan)、邊(bian)緣計(ji)算(suan)、5G通信基站、通信與網絡設備(bei)、智能(neng)(neng)圖像處(chu)理、AR/VR，以(yi)及汽車電子中(zhong)的輔(fu)助駕駛和智能(neng)(neng)座艙等應(ying)用(yong)場景，滿足高速數(shu)據(ju)傳(chuan)輸、低功耗(hao)設計(ji)中(zhong)的高性(xing)能(neng)(neng)需(xu)求。

燦芯半導體此次發布的PCIe 4.0 IP在不同應用中具有靈活配置的能力，可以通過并行或級聯的雙重鎖相環來實現；同時，通用高速LC-PLL時鐘生成模塊可根據抖動需求為8+通道提供時鐘支持，從而實現1x、2x、4x、8x等靈活的宏配置。另外，在數據通道中使用獨立鎖相環，可提高能效，并允許其在不同協議中進行單獨配置。該PCIe 4.0 IP在數據傳輸和接收過程中進行時鐘和模擬前端（AFE）偏移校準，不會中斷，有處理大頻率偏移的能力；可配置不同的數據寬度，如8位、16位、20位、32位、40位等，且支持高覆蓋率全速內置自檢（BIST）及環回測試。這些特性表明該IP適用于多種應用場景，提供高效、靈活和精確的時鐘及數據校準，確保數據傳輸的可靠性和穩定性。

目前，該IP已成(cheng)功流片(pian)，并順利通過芯(xin)片(pian)級的(de)功能測(ce)試和(he)性能測(ce)試，各項指標均達到預(yu)期(qi)標準，已實現客(ke)戶的(de)量產交付(fu)。

關于燦芯半導體

燦芯半導體（上海）股份有限公司（燦芯股份，688691）是一(yi)(yi)家提供(gong)一(yi)(yi)站式定制芯片及IP的高(gao)新技術企業，為(wei)客(ke)戶提供(gong)從芯片規格制定、架構設(she)計到芯片成(cheng)品的一(yi)(yi)站式服務，致(zhi)力于為(wei)客(ke)戶提供(gong)高(gao)價(jia)值(zhi)、差(cha)異(yi)化(hua)的解決(jue)方案(an)。

燦芯(xin)半導體的“YOU”系列(lie)IP和YouSiP（Silicon-Platform）解決方(fang)案，經過了完(wan)整的流片測試驗(yan)證。其(qi)中YouSiP方(fang)案可以為系統(tong)公(gong)司、無廠半導體公(gong)司提供原型設計參(can)考，從(cong)而快速贏得市場。

燦芯半導體(ti)成立于(yu)2008年，總(zong)部位于(yu)中國上海，為(wei)客戶提供全(quan)方位的優質(zhi)服務。

詳細信息請參考燦芯半導體網站809k.cn