中國，上海—2018年3月1日——一站式定制芯片及IP供應商燦(can)芯半導體(ti)（上(shang)海）有限(xian)公司（以下(xia)簡稱(cheng)“燦芯半導體(ti)”）日前宣布推出基于40LL工藝的第二代DDR低功耗物理層IP，該IP與第一代的低功耗DDR PHY相比面積減少20%， 功耗減少37%，物理實現時間減少50%。

第二代DDR低功耗物(wu)理(li)層(ceng)IP采用先進的(de)(de)雙排IO結構，并采用了(le)多(duo)項邏輯和物(wu)理(li)的(de)(de)優(you)化手段，延遲線面積減(jian)少(shao)20%，減(jian)少(shao)了(le)每個DQ/DQS的(de)(de)時延誤差， 消除(chu)了(le)之前物(wu)理(li)實(shi)現(xian)的(de)(de)蛇形走線及每個DQ上(shang)不(bu)同數目的(de)(de)或者不(bu)同推力的(de)(de)緩(huan)沖(chong)器等(deng)問題，進而提高了(le)硅利(li)用率，提高了(le)DDR的(de)(de)速度，并且減(jian)少(shao)了(le)功耗。

第二代DDR低功耗物理層IP具有(you)如下特(te)性(xing)：

• 基于(yu)40LL工藝

• 支持 DDR3/3L/3U/LPDDR3 1333Mbps, DDR2/LPDDR2 1066Mbps

• 支持 PHY evaluation training或(huo)者(zhe) software training模式

• 支持RD DQS下降沿(yan)training模式

• 支持AHB/APB3.0 寄存(cun)器接口

“燦(can)芯(xin)半(ban)(ban)導體(ti)具有10年的(de)(de)芯(xin)片(pian)(pian)設計(ji)經(jing)驗和豐富的(de)(de)DDR IP技(ji)術積(ji)累(lei)，燦(can)芯(xin)的(de)(de)YouPHY-DDR IP覆蓋(gai)28HKMG、40LL、55LL、130nm等工藝(yi)， 20多顆含有燦(can)芯(xin)DDR IP的(de)(de)芯(xin)片(pian)(pian)成功流片(pian)(pian)，涉及(ji)(ji)DTV、AP 、導航、SSD及(ji)(ji)NVDIMM等諸多應用領域，得到客(ke)戶的(de)(de)充(chong)分肯定，”燦(can)芯(xin)半(ban)(ban)導體(ti)首席技(ji)術官莊(zhuang)志青說，“我們將不斷進行架構創新，提高服務質量，改進實現流程，從而為(wei)客(ke)戶提供更(geng)有競爭力的(de)(de)解決方案。”

關于燦芯半(ban)導體(ti)

燦芯(xin)半導(dao)體(ti)（上海）有限(xian)公司(si)，是一家定(ding)制化芯(xin)片（ASIC）設(she)(she)計(ji)(ji)方案提(ti)供商(shang)及(ji)DDR控制器和(he)物理層IP供應商(shang)，定(ding)位于55nm/40nm/28nm以下(xia)的(de)高端系統(tong)級芯(xin)片（SoC）設(she)(she)計(ji)(ji)服(fu)(fu)務(wu)與一站式交鑰匙（Turn-Key） 服(fu)(fu)務(wu)。燦芯(xin)半導(dao)體(ti)為客(ke)戶(hu)提(ti)供從源(yuan)代(dai)碼(ma)或網表(biao)到芯(xin)片成品的(de)一站式服(fu)(fu)務(wu)，并致力于為客(ke)戶(hu)復雜的(de)ASIC設(she)(she)計(ji)(ji)提(ti)供一個(ge)高性價比(bi)、低風險的(de)完(wan)整(zheng)(zheng)的(de)芯(xin)片整(zheng)(zheng)體(ti)解決方案。

燦芯半導體由海內外的風險投資公司于2008年投資成立。公司總部位于中國上海，為客戶提供全方位的優質服務。

詳細信(xin)息(xi)請參考燦芯(xin)半導體網站809k.cn