文章(zhang)來源：《中國(guo)集成電(dian)路(lu)》企業與產品專欄(lan)

燦芯半導體(ti)作(zuo)為國(guo)內設計服務公司之(zhi)一(yi)(yi)，始終(zhong)致(zhi)力于為客戶(hu)提供完整的(de)一(yi)(yi)站式(shi)SoC解決方案。從前端(duan)設計、IP設計、后端(duan)設計到晶圓制造、封裝(zhuang)測試，燦芯半導體(ti)都力爭給客戶(hu)提供滿意(yi)的(de)服務，就如同他(ta)們的(de)理(li)念“超乎預期(Beyond Right)”。

中國的DDR IP

復雜(za)的(de)(de)SoC離不(bu)開(kai)IP核心技(ji)術(shu)，燦芯(xin)半(ban)導(dao)體(ti)(ti)著眼高速(su)接(jie)口IP，包括DDR, Serdes, PCIe, SATA, USB等。早在2012，燦芯(xin)半(ban)導(dao)體(ti)(ti)和Cadence合作(zuo)將集成DDR PHY 與I/O，并應用(yong)于130納(na)米(mi)、65納(na)米(mi)、55納(na)米(mi)和40納(na)米(mi)工藝(yi)技(ji)術(shu)。經過兩(liang)三年的(de)(de)發(fa)(fa)展，已有多家(jia)客戶(hu)(hu)授權了燦芯(xin)半(ban)導(dao)體(ti)(ti)的(de)(de)DDR PHY IP，但(dan)燦芯(xin)半(ban)導(dao)體(ti)(ti)沒有停止進一步發(fa)(fa)展DDR IP技(ji)術(shu)的(de)(de)腳步。2015年，燦芯(xin)半(ban)導(dao)體(ti)(ti)和美國(guo)的(de)(de)DDR技(ji)術(shu)方(fang)案開(kai)發(fa)(fa)者Uniquify合作(zuo)，采用(yong)Uniquify經過驗證的(de)(de)DDR設計(ji)架(jia)構技(ji)術(shu)，基于40納(na)米(mi)和28納(na)米(mi)工藝(yi)為(wei)客戶(hu)(hu)開(kai)發(fa)(fa)先進的(de)(de)DDR解(jie)決方(fang)案，支持 LPDDR2、 DDR3、LPDDR3、DDR4和LPDDR4應用(yong)。

燦芯(xin)半導(dao)體的(de)(de)DDR技(ji)(ji)術(shu)不(bu)僅包括(kuo)(kuo)DDR控制(zhi)器（controller），PHY和(he)I/O，而(er)且(qie)包括(kuo)(kuo)特(te)別開發的(de)(de)調試(shi)和(he)測(ce)試(shi)軟件，是一個(ge)完整的(de)(de)子(zi)(zi)系統。動態自校準邏輯專利技(ji)(ji)術(shu)(DSCL/SCL)省(sheng)去讀取FIFO/training logic(訓練邏輯)，減少(shao)了不(bu)必要(yao)的(de)(de)邏輯門，只需要(yao)更少(shao)的(de)(de)晶體管數量，實(shi)現(xian)(xian)業界最小的(de)(de)DDR子(zi)(zi)系統。與動態自適(shi)應比(bi)特(te)校準技(ji)(ji)術(shu)（DABC/ABC）相結合，以最低的(de)(de)成本(ben)實(shi)現(xian)(xian)最好的(de)(de)系統性(xing)能。這些(xie)DDR專利技(ji)(ji)術(shu)可(ke)以為客戶提(ti)供差異化的(de)(de)解(jie)決方案，實(shi)現(xian)(xian)低功耗、高性(xing)能、高可(ke)靠(kao)性(xing)以及與業界標準接口(kou)（如AXI/AHB和(he)DFI）的(de)(de)完全兼容(rong)。