評估封裝(zhuang)可(ke)行性(xing)，為產品(pin)設(she)計提供有(you)競爭力的(de)封裝(zhuang)方案，從封裝(zhuang)設(she)計角度優化die pad設(she)計和ball map設(she)計；

參與完(wan)成(cheng)芯片產品的封(feng)裝設(she)計(ji)工作，包(bao)括封(feng)裝選型、打線(xian)圖設(she)計(ji)、基板設(she)計(ji)、外形設(she)計(ji)等；

協同(tong)封(feng)裝廠和基板(ban)(ban)廠供應商，從設計角(jiao)度(du)解決封(feng)裝工藝和基板(ban)(ban)制(zhi)造上的問(wen)題(ti)；

了解封裝工藝(yi)和基板制(zhi)造工藝(yi)，基板廠(chang)和封裝廠(chang)選(xuan)型。

根據設計文檔或需求說明(ming)完成(cheng)代碼編寫、調(diao)試(shi)、測試(shi)和維護；

解決(jue)開發中的(de)技術問題，參與完成Linux內核(he)移植及內核(he)程序的(de)編寫(xie)；

常用(yong)總線和相關接口通訊設計，熟悉I2C/SPI/NAND/USB/DDR/MIPI等協議；

對(dui)ARM處(chu)理器和DSP處(chu)理器有深刻的理解；

完成說明書、調試文件等技術資料的編寫。

參與完(wan)成芯片(pian)的(de)物理實現，包括平(ping)面圖、電源計劃、布(bu)(bu)局布(bu)(bu)線、CTS；

參與完成整芯片和模塊的(de)定時簽(qian)核和物理(li)驗證(zheng)；

與前端團隊和(he)DFT團隊密切合作(zuo)完成具有挑戰性的設計。

參與完成(cheng)大規模SoC的DFT設計，包括STUCK-AT,AT-SPEED,JTAG,MBIST以及IP的DFT插入；

參與(yu)完成ATE測(ce)試TEST PATTERN的生(sheng)成、仿真和(he)DEBUG；

參(can)與(yu)完成后端設(she)計過程中與(yu)測試相關邏輯的時序收斂(lian)；

參與(yu)完成維護WT/FT使用(yong)的測(ce)試向量。

參與完成(cheng)數字前端設計和驗(yan)證，參與完成(cheng)進行RTL代碼編寫、仿(fang)真驗(yan)證、綜合、時(shi)序分析、可(ke)測性設計；

參(can)與完成芯(xin)片項目中數字前端(duan)設(she)(she)計開發工作(zuo)，包(bao)括RTL設(she)(she)計驗證(zheng)、形式驗證(zheng)、RTL綜(zong)合、時序驗證(zheng)等工作(zuo)，實現芯(xin)片功能(neng)、性能(neng)要(yao)求；

熟練使用數字IC設(she)計的EDA工具，包括仿(fang)真、綜合、時序分析等；

配合(he)后端工程師完成(cheng)布(bu)局布(bu)線，指導設(she)計測試方(fang)案(an)，并協(xie)助對芯片樣片進行測試評估(gu)，參與(yu)完成(cheng)相關技術文檔編(bian)寫。

微電子、電子及相關專業，熟(shu)悉VERILOG、SYSTEM-VERILOG;

了(le)解前端(duan)開發流程，有相關項目(mu)實(shi)習(xi)經驗更佳(jia)；

掌握腳本語言(yan)(PYTHON、PERL、TCL)更佳(jia)。

參與完成IO和(he)ESD設(she)計；

參與完成(cheng)(cheng)電路(lu)設計與驗證、DK生成(cheng)(cheng)和測試計劃；

協(xie)助版圖(tu)工程師完成(cheng)物理實現，協(xie)助FAE解決客戶的應用問題。

各(ge)種工藝節點的高(gao)速(su)和(he)超高(gao)速(su)電路開(kai)發設計(ji)(ji)，主要包(bao)括：模塊(kuai)級(ji)建模和(he)驗(yan)證(zheng)，電路設計(ji)(ji)級(ji)仿真(zhen)驗(yan)證(zheng)，數模混合仿真(zhen)驗(yan)證(zheng)，回片調試驗(yan)證(zheng)，設計(ji)(ji)文檔等；

具備一定的模擬電路基礎；

有以下相關(guan)經(jing)驗優先：高速(su)時(shi)鐘(zhong)設(she)(she)計、時(shi)鐘(zhong)和(he)數據恢復電路設(she)(she)計、高速(su)模擬前端設(she)(she)計、高速(su)驅(qu)動器設(she)(she)計、自(zi)適應算法設(she)(she)計、DFE設(she)(she)計、全定制高速(su)數字電路設(she)(she)計、高速(su)ADC/DAC設(she)(she)計經(jing)驗等；

系統學習過《模(mo)擬CMOS集成電路設(she)計》及(ji)有相關(guan)項目(mu)經驗的優先；

要(yao)求微電子、電路(lu)系統(tong)相(xiang)關(guan)專業碩(shuo)士及(ji)以上學歷(li)。

參與(yu)(yu)模擬(ni)IP(ADC/DAC,LDO/DCDC,POR,BOR,IO等)的(de)開發(fa)與(yu)(yu)實現；

參與完(wan)成模擬電路(lu)微(wei)結構(gou)的設計、實現(xian)以及驗(yan)證；

與(yu) Layout 工程師合作實(shi)現物理設計；

協助芯(xin)(xin)片的(de)模(mo)塊級和系(xi)統級驗(yan)證，參與芯(xin)(xin)片的(de) BRING UP 和實(shi)驗(yan)室測試(shi)；

系統學習過《模擬CMOS集成電路設計》及有相關項(xiang)目(mu)經(jing)驗的優先(xian)；

要求相關專(zhuan)業碩(shuo)士及以上(shang)學歷。