評估封(feng)裝(zhuang)(zhuang)可行性，為產品設計(ji)(ji)(ji)提供有競爭力的封(feng)裝(zhuang)(zhuang)方案(an)，從封(feng)裝(zhuang)(zhuang)設計(ji)(ji)(ji)角度優化die pad設計(ji)(ji)(ji)和ball map設計(ji)(ji)(ji)；

參與(yu)完成芯片(pian)產(chan)品(pin)的封(feng)裝(zhuang)設計(ji)(ji)工作，包括封(feng)裝(zhuang)選型、打線(xian)圖設計(ji)(ji)、基板設計(ji)(ji)、外形設計(ji)(ji)等；

協同封裝廠(chang)和(he)基板廠(chang)供應商，從(cong)設計(ji)角(jiao)度(du)解決封裝工藝和(he)基板制(zhi)造上的問題；

了解封裝工(gong)藝和(he)基板(ban)制造工(gong)藝，基板(ban)廠(chang)和(he)封裝廠(chang)選型(xing)。

根據設計文檔或需求說明完成(cheng)代碼(ma)編(bian)寫、調試(shi)、測試(shi)和維護；

解決開(kai)發中的技(ji)術問題，參與完成(cheng)Linux內(nei)核移植及(ji)內(nei)核程序的編寫；

常用總線和相關接口通訊設計，熟(shu)悉I2C/SPI/NAND/USB/DDR/MIPI等協(xie)議；

對ARM處(chu)理器和DSP處(chu)理器有(you)深刻的理解；

完成說(shuo)明(ming)書(shu)、調試文件(jian)等技術資(zi)料的編寫。

參(can)與完成芯片的物理實現(xian)，包括平面圖、電源計劃、布(bu)局布(bu)線、CTS；

參(can)與完成整(zheng)芯片和模(mo)塊的定時(shi)簽核和物理驗(yan)證(zheng)；

與前端(duan)團隊(dui)和DFT團隊(dui)密(mi)切合作完成具有挑戰性的設計(ji)。

參與完成大規模SoC的DFT設計(ji)，包括STUCK-AT,AT-SPEED,JTAG,MBIST以及IP的DFT插(cha)入；

參與完(wan)成ATE測(ce)試(shi)TEST PATTERN的生成、仿真和(he)DEBUG；

參與(yu)完(wan)成后端設計過程中與(yu)測(ce)試相關(guan)邏輯(ji)的時序收斂；

參與完成(cheng)維護WT/FT使用的測試向量。

參(can)與完成數字前(qian)端設(she)計和驗證(zheng)，參(can)與完成進行RTL代碼編寫、仿真驗證(zheng)、綜(zong)合(he)、時序(xu)分析(xi)、可測(ce)性設(she)計；

參與完(wan)成芯(xin)片(pian)項目(mu)中數字前端(duan)設(she)計開(kai)發工(gong)(gong)作(zuo)，包括RTL設(she)計驗證、形式驗證、RTL綜合、時序(xu)驗證等工(gong)(gong)作(zuo)，實現芯(xin)片(pian)功能(neng)、性能(neng)要(yao)求；

熟練使用數字IC設計的EDA工具，包(bao)括仿真、綜合、時序分析等；

配合后端工程師完(wan)成布局布線，指導(dao)設計(ji)測試方案，并協助對芯(xin)片樣(yang)片進行測試評估(gu)，參與(yu)完(wan)成相關(guan)技術文(wen)檔編寫(xie)。

微電子(zi)、電子(zi)及相關專業，熟悉(xi)VERILOG、SYSTEM-VERILOG;

了解前端開發流程(cheng)，有(you)相關項目實(shi)習經驗更佳；

掌握腳(jiao)本語言(PYTHON、PERL、TCL)更(geng)佳。

參(can)與完成IO和ESD設計；

參與完成電路設計(ji)與驗證、DK生成和(he)測試計(ji)劃；

協助版圖工程師完成物理實(shi)現，協助FAE解(jie)決客(ke)戶的應用問題。

各種工藝(yi)節(jie)點的高速和超(chao)高速電(dian)路(lu)開發(fa)設計(ji)，主要(yao)包括：模(mo)(mo)塊級建模(mo)(mo)和驗證(zheng)，電(dian)路(lu)設計(ji)級仿(fang)真驗證(zheng)，數模(mo)(mo)混(hun)合仿(fang)真驗證(zheng)，回片調試驗證(zheng)，設計(ji)文檔等；

具備一定的模擬電路(lu)基礎；

有以下相關經(jing)驗優(you)先：高(gao)速(su)時(shi)(shi)鐘設(she)計(ji)、時(shi)(shi)鐘和數據恢(hui)復電路設(she)計(ji)、高(gao)速(su)模擬前端設(she)計(ji)、高(gao)速(su)驅動器設(she)計(ji)、自適應算(suan)法設(she)計(ji)、DFE設(she)計(ji)、全定制高(gao)速(su)數字(zi)電路設(she)計(ji)、高(gao)速(su)ADC/DAC設(she)計(ji)經(jing)驗等；

系統學習過(guo)《模擬(ni)CMOS集成(cheng)電路設計》及有相關項(xiang)目經驗的優(you)先；

要(yao)求微電子、電路系統相關專(zhuan)業碩士及(ji)以上學歷。

參與模擬IP(ADC/DAC,LDO/DCDC,POR,BOR,IO等(deng))的開發與實現；

參與完成模擬電(dian)路微結構的設計、實現以及(ji)驗(yan)證；

與(yu) Layout 工(gong)程(cheng)師(shi)合作實現物理設計(ji)；

協助芯(xin)片的模(mo)塊級和系統級驗(yan)證，參(can)與芯(xin)片的 BRING UP 和實(shi)驗(yan)室(shi)測試；

系統學習過(guo)《模(mo)擬CMOS集成電路設計》及(ji)有相關(guan)項目經(jing)驗(yan)的優(you)先(xian)；

要(yao)求相關專業碩士(shi)及(ji)以上學(xue)歷。