YouPCle
系統(tong)解決方案
Brite 32Gbps PCIe PHY和(he)控制器(qi)解決方案提(ti)(ti)供了(le)高效的(de)(de)(de)互連,在PPA方面具有(you)明(ming)顯的(de)(de)(de)優勢。該(gai)系統可(ke)以支持短距(ju)離(li)(li)或長距(ju)離(li)(li)通道(dao)，以滿足(zu)大量的(de)(de)(de)應用(yong)(yong)場景(jing)。除了(le)具有(you)高線速(su)的(de)(de)(de)PHY的(de)(de)(de)高性能(neng)外，低延遲也(ye)是Brite 32Gbps PCIe PHY的(de)(de)(de)一個關鍵特征。該(gai)PHY支持2.5Gbps至32Gbps的(de)(de)(de)數據速(su)率，可(ke)以覆蓋PCIe Gen5.0/4.0/3.0/2.0/1.0。 共(gong)用(yong)(yong)的(de)(de)(de)LC-PLL時鐘(zhong)(zhong)生成器(qi)可(ke)以為多達8個數據通道(dao)提(ti)(ti)供高速(su)時鐘(zhong)(zhong)，數據通道(dao)的(de)(de)(de)數量可(ke)以進(jin)行靈活的(de)(de)(de)宏(hong)觀配置，例如1x、2x、4x、8x。PCIe PHY的(de)(de)(de)頂層框圖見圖1。
Brite PCIe控制器到AXI架(jia)構如圖2所示。它在PCI Express和最(zui)新版本的(de)AXI協議之間提供了(le)一個高性(xing)能、易于(yu)使用的(de)互連(lian)解(jie)決(jue)方案。它繼承(cheng)了(le)領先的(de)架(jia)構，具有內置DMA的(de)AXI用戶界面(mian)，符合AMBA® AXI3和AXI4規(gui)范。
圖1 Brite PCIE PHY框圖
圖2 : PCIE 控制器 到 AXI 架構(gou)
控制器特性:
? x1, x2, x4, x8, x16 PCI Express核(he)心
? 支持每通(tong)道2.5、5.0、8.0、16.0和32.0 GT/s的鏈接速(su)率
? 8位(wei)、16位(wei)、32位(wei)、64位(wei)和128位(wei)PIPE接口
? 符合(he)PCI Express的PHY接口（PIPE），符合(he)修訂版4.4.1/5.2
? 符合PCI Express®基礎規(gui)范修訂版5.0 v1.0
? 4 KByte最大有效載荷
? 1個(ge)虛(xu)擬通道(VC)
? 支(zhi)持通道(dao)反轉
? 集成(cheng)時鐘(zhong)域(yu)交(jiao)叉（CDC），支持用戶選擇的(de)橋(qiao)接頻率(lv)
? 可選的AXI4-Lite從屬接口用于(yu)網橋配置
? 用于外(wai)部(bu)寄存器配(pei)置的可選AXI4-Lite主(zhu)接口
PHY特性:
? 金(jin)屬堆棧1P9M，待定
? 1.5字時鐘的恒定延遲
? 靈(ling)活的宏(hong)配(pei)置
? 單個CMU最(zui)大支持x8
? 支(zhi)持(chi)所有主要校準(zhun)和自適應過(guo)程的自適應，以獲得穩定的性(xing)能
? 支持(chi)對所有(you)自動(dong)適(shi)應過程的(de)軟件(jian)控制(zhi)和重寫
? 支持(chi)共用參考時(shi)鐘和無SSC（SRNS）的獨立參考時(shi)鐘
? 支持SSC
? 獨立參考時鐘模(mo)式的最大+/-300ppm頻率偏(pian)移
? 用于RX性能和TX-to-RX回路性能的片上眼圖(tu)監測邏(luo)輯
? 支持(chi)鏈接(jie)EQ訓練的DIR模式（PIPE）
-實現了RX眼圖(tu)監控
? 完全符(fu)合PCIE Express Base 5.0和4.0，PCI Express Base 3.1/2.1/1.1電氣規范
? 符(fu)合PIPE修(xiu)訂版(ban)4.4.1/5.2
? 不同的回(hui)路模式：近端(duan)串聯，遠端(duan)并聯
